I2C从/外设

Reference Design LogoI2C (Inter-IC)总线是一种简单的低带宽,短距离协议。人们常常看到对系统外围设备的访问是间歇的。在闭环系统中,这也是一个常用的通信解决方案,可实现电路板上最少的走线。 

这个参考设计在FPGA或CPLD中实现I2C从模块。它遵循I2C规范提供的器件寻址、读/写操作和确认机制。它可为系统中的任何元件立即添加一个I2C接口。FPGA与CPLD元件的可编程性使用户能够更灵活地配置I2C总线从设备为任何从地址。这避免了潜在的在I2C总线上有多个从设备时,从地址相冲突的情况。

立即跳转到

框图

性能和尺寸

器件系列 经测试的器件* 性能 I/O引脚 设计尺寸 版本
ECP5™ 6 LFE5U-45F-6MG285C >15MHz 26 56 LUTs (Verilog Source)
60 LUTs (VHDL Source)
1.5
LatticeECP3™ 1 LFE3-17EA-6FTN256C >15MHz 26 72 LUTs (Verilog Source)
75 LUTs (VHDL Source)
1.5
LatticeXP2™ 2 LFXP2-5E-5M132C >15MHz 26 72 LUTs (Verilog Source)
70 LUTs (VHDL Source)
1.5
MachXO™ 3 LCMXO256C-3T100C >15MHz 26 56 LUTs (Verilog Source)
56 LUTs (VHDL Source)
1.5
ispMACH® 4000ZE 4 LC4128ZE-5TN100C >15MHz 26 48 MacroCells (Verilog Source)
48 MacroCells (VHDL Source)
1.5
Platform Manager™ 5 LPTM10-12107-3FTG208CES >15MHz 26 56 LUTs (Verilog Source)
56 LUTs (VHDL Source)
1.5

1. 使用LFE3-17EA-6FTN256C器件和Lattice Diamond® 3.1设计软件测得的性能和资源使用数据。
2. 使用LFXP2-5E-5M132C器件和Lattice Diamond™ 3.1设计软件测得的性能和资源使用数据。
3. 使用LCMXO256C-3T100C器件和带有LSE(莱迪思综合引擎)的Lattice Diamond™ 3.1设计软件测得的性能和资源使用数据。
4. 使用LC4128ZE-5TN100C器件和Lattice ispLEVER® Classic 1.4 软件测得的性能和资源使用数据。
5. 使用LPTM10-12107-3FTG208CES器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。
6. 使用LFE5U-45F-6MG285C器件和带有LSE的Lattice Diamond 3.1设计软件测得的性能和资源使用数据。

* 可能可以在其他器件中工作。

注:以上所示的性能和设计尺寸只是估计。实际的结果可能会有所不同,取决于所选择的参数、时序约束、和所用器件。更详细的信息请参阅设计文件。除非另有说明,所有的代码和设计工作都是在PC平台上完成的。

文档

技术资源
标题 编号 版本 日期 格式 文件大小
I2C (Inter-Integrated Circuit) Slave/Peripheral - Documentation
RD1054 1.6 12/1/2014 PDF 801.5 KB
I2C (Inter-Integrated Circuit) Slave/Peripheral - Source Code
RD1054 1.6 12/12/2014 ZIP 764.8 KB


Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.