MIPI DSI发送桥接

完整的HDL参考设计

莱迪思半导体公司的DSI(显示串行接口)发送参考设计是一个完整的HDL(硬件描述语言)设计,使用MachXO2、MachXO3或ECP3 FPGA来驱动DSI接收设备。在本设计中,DSI发送接受来自处理器或其它显示控制输出设备的RGB(红、绿、蓝)像素总线数据。设计输出连接到一个D-PHY接口IP核,使FPGA能够直接驱动一个DSI接收装置,如显示器。

并行RGB到DSI发送设计说明了如何使用莱迪思超低密度FPGA将各种处理器连接到DSI显示器。DSI发送设计使得嵌入式设计人员能够将嵌入式处理器与低成本的屏幕一起使用。

灵活的MIPI(移动行业处理器接口) DSI发送桥接 -允许没有移动I/O的嵌入式处理器连接到一个低成本的DSI屏。

MIPI Application Diagram

特性

  • 多达4个数据通道,速度高达约900Mbps
  • HS (高速)模式接收
  • LP (低功耗)模式发送和接收
  • 提供一个DCS (显示指令集)编码器用于显示控制
  • 支持RGB、YCbCr以及用户自定义的DSI格式
  • 输出并行RGB总线支持多达36位带有时钟、Hsync(水平同步信号) & Vsync(垂直同步信号)

立即跳转到

框图

文档

快速参考
技术资源
资讯资源
标题 编号 版本 日期 格式 文件大小
MIPI DPHY DSI/CSI-2 Example Schematic
1.0 10/29/2013 PDF 72.6 KB
标题 编号 版本 日期 格式 文件大小
LatticeECP3 RGB888 2L
RD1184 2.0 8/18/2015 ZIP 1.3 MB
LatticeECP3 RGB888 4L
RD1184 2.0 8/18/2015 ZIP 1.4 MB
LatticeECP5 RGB888 4L
RD1184 2.0 8/18/2015 ZIP 1.4 MB
LatticeXP2 RGB888 4L
RD1184 2.0 8/18/2015 ZIP 1.4 MB
MachXO2 RGB101010 1L
RD1184 2.0 8/18/2015 ZIP 1.3 MB
MachXO2 RGB565 1L
RD1184 2.0 8/18/2015 ZIP 1.2 MB
MachXO2 RGB565 4L
RD1184 2.0 8/18/2015 ZIP 1 MB
MachXO2 RGB666 1L
RD1184 2.0 8/18/2015 ZIP 2.4 MB
MachXO2 RGB888 1L
RD1184 2.0 8/18/2015 ZIP 1.2 MB
MachXO2 RGB888 2L
RD1184 2.0 8/18/2015 ZIP 1.3 MB
MachXO2 RGB888 4L
RD1184 2.0 8/18/2015 ZIP 1.3 MB
MachXO2 YCbCr420 12b 1L
RD1184 2.0 8/18/2015 ZIP 911.7 KB
MachXO2 YCbCr422 16b 1L
RD1184 2.0 8/18/2015 ZIP 1.2 MB
MachXO2 YCbCr422 16b 2L
RD1184 2.0 8/18/2015 ZIP 1.2 MB
MachXO2 YCbCr422 24b 4L
RD1184 2.0 8/18/2015 ZIP 2.5 MB
MachXO3 RGB101010 1L
RD1184 2.0 8/18/2015 ZIP 1.3 MB
MachXO3 RGB666 1L
RD1184 2.0 8/18/2015 ZIP 1.2 MB
MachXO3 RGB888 1L
RD1184 2.0 8/18/2015 ZIP 1.2 MB
MachXO3 RGB888 2L
RD1184 2.0 8/18/2015 ZIP 1.3 MB
MachXO3 RGB888 4L
RD1184 2.0 8/18/2015 ZIP 1.3 MB
MachXO3 YCbCr422 24b 4L
RD1184 2.0 8/18/2015 ZIP 1.4 MB
MIPI D-PHY Interface IP - Documentation
FPGA-RD-02040 1.6 5/15/2018 PDF 3 MB
MIPI D-PHY Interface IP - Source Code
RD1182 1.5 1/31/2015 ZIP 4.2 MB
Parallel to MIPI DSI TX Bridge - Documentation
RD1184 1.5 1/2/2015 PDF 1.6 MB
Parallel to MIPI DSI TX Bridge - Source Code
RD1184 1.5 1/1/2015 ZIP 2.6 MB
标题 编号 版本 日期 格式 文件大小
MIPI Display Serial Interface Solution Product Flyer
I0241 2.0 10/22/2013 PDF 1.8 MB
标题 编号 版本 日期 格式 文件大小
Multi-time Programmable ULD FPGAs
1.0 12/1/2013 PDF 163.5 KB


若您未能从本页的参考设计版块中找到所需的MIPI配置,请联系您当地的莱迪思销售办事处

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.