1:2 MIPI DSI显示接口带宽降低器

将输入视频流拆分为两个数据流或一个较低视频分辨率的数据流

相关产品

移动行业处理器接口(MIPI®)联盟开发了MIPI显示串行接口(DSI)和MIPI D-PHY规范,为移动行业中使用的所有显示器定义了标准化的接口。随着行业发展,显示器制造商无法满足如此高的带宽需求,而应用处理器供应商仍不断提供更高速的接口设备。CrossLink IP可以帮助解决这些挑战。

比较高性价比的解决方案是采用可以随时被更新款替代的显示器,搭配当前使用的处理器。此外,多显示器已经普及,将输出从单个视频源连接到两个显示接口成为支持这些应用的关键。针对低分辨率显示器与高带宽应用处理器的互连,可以通过将输入连到多个显示器来降低带宽。莱迪思的1:2 MIPI DSI显示接口带宽降低器IP可帮助用户解决这些接口问题。

特性

  • 将一个MIPI DSI接收器连到两个MIPI DSI发送器
  • 支持高达4.8 Gb/s MIPI DSI接收器接口
  • 针对每个MIPI DSI接口支持4个数据通道和1个时钟通道
  • 支持D-PHY连续和非连续时钟模式
  • 符合MIPI D-PHY v1.1和MIPI DSI v1.1规范

框图

文档

快速参考
标题 编号 版本 日期 格式 文件大小
1:2 MIPI DSI Display Interface Bandwidth Reducer IP
FPGA-IPUG-02028 1.1 5/10/2019 PDF 2.4 MB


设计资源

开发套件和开发板

我们的开发板和开发套件能够简化您的设计流程

IP和参考设计

使用经过预先测试、可重复使用的功能简化您的设计工作

应用说明

了解如何最高效地使用我们一系列的FPGA和开发板

软件

覆盖整个设计流程,非常易于使用

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.