Lattice Blog

Share:

大道至简:实现信号聚合以简化设计

When Less is More: How Signal Aggregation Can Simplify Your Design
Posted 02/28/2017 by Abdullah Raouf

Posted in

当一个移动应用设计工程师可不容易。每当发现令人兴奋的全新功能时,他们需要决定如何将这些新元素添加到已经“拥挤不堪”的设计中。智能手机和全新的实时在线监控功能就是很好的例子。设计工程师添加的每个用于支持实时在线监控和情境感知的传感器都必须不断地向应用处理器(AP)发送数据。考虑到当今接口标准的激增,未来智能手机设计工程师可能必须要I2C或I3C 2条通信总线,SPI的话最多要4条,而MIPI D-PHY CSI-2摄像头,可能需要多达20条通信总线。因此,就单台手机而言,一不小心最后就需要将来自各种传感器的40路信号传输到应用处理器。

更糟糕的是,当今智能手机中的印刷电路板(PCB)通常分为两部分,分别在电池的两侧。通常情况下,设计工程师使用柔性板连接两块刚性PCB以降低成本。然而,柔性板的EMI屏蔽能力并不强。随着设计中传感器数量以及通过线缆传输的信号越来越多,要实现理想的电路板布局以及极高的可靠性变得愈加困难。

Phone Breakdown
图片来自iFixit.com

设计工程师该如何在简化电路板布局的同时提高性能呢?莱迪思iCE40产品系列提供的嵌入式功能是理想的选择,最新的iCE40 UltraPlus™ FPGA可聚合信号并传输到应用处理器。这款面向移动应用的FPGA具备多达8个DSP块和1 Mb RAM,不仅可以实现信号聚合,还可以处理、计算来自传感器的数据并存储结果。片上DSP资源可以提升分布式异构处理(DHP)效率,执行重复的数据运算,尽可能降低应用处理器的计算工作量。这款FPGA的静态功耗低于35μA,可帮助设计工程师满足当今移动设备严苛的功耗要求。

使用上面的FPGA来简化电路板布局不是一蹴而就的。不过,设计工程师可以在每个传感器旁边放置这款小尺寸、低功耗的器件,聚合来自设备传感器的多个信号为一个简单的单引脚或双引脚差分输出。用于信号传输的走线越少,设计工程师就越容易遵守设计规则,完成布局。

实现这一目标的关键是FPGA提供的灵活I/O。与应用处理器的固定I/O不同,FPGA的I/O都是可以重新编程的。因此,如果应用处理器的I3C接口与FPGA的I3C接口的位置不对齐,设计工程师可以很方便地将FPGA接口重新编程到另一个引脚,从而最小化布线距离并简化电路板布局。

从布局工程师的角度来看,这是一个理想的解决方案。工程师不用再受应用处理器的固定引脚而导致的布局限制。如果需要移动接口的位置,只需将FPGA的接口重新编程到另一个位置即可。这样一来,工程师不仅可以优化电路板布局,还可以获得FPGA的本地处理资源来分配处理任务,加快系统响应并降低功耗。

Share:

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.