Lattice Solutions

Everything you need to quickly and easily complete your design

Solution Type



Device Support









Tags







































Providers


  • CSI-2 / DSI D-PHY レシーバ

    IP Core

    CSI-2 / DSI D-PHY レシーバ

    MIPI D-PHY はカメラやディスプレイの標準的なインタフェースです。この IP を使用すると FPGA に D-PHY レシーバを実装できます。
    CSI-2 / DSI D-PHY レシーバ
  • FPD-Link トランスミッタ

    IP Core

    FPD-Link トランスミッタ

    OpenLDI / FPD-Link / LVDS トランスミッタ・インタフェース IP は ピクセルデータフォーマットのビデオデータを FPD-Link やその他の LVDS ディスプレイインタフェースへ変換します。
    FPD-Link トランスミッタ
  • FPD-Link レシーバ

    IP Core

    FPD-Link レシーバ

    OpenLDI / FPD-Link / LVDS レシーバ・インタフェース IP はプロセッサからの OpenLDI / FPD-Link / LVDS 入力をピクセルクロックドメインへ変換します。この IP は他の IP 組み合わせて MIPI DSI ディスプレイインタフェース変換として使用されます。
    FPD-Link レシーバ
  • SubLVDS イメージセンサーレシーバ

    IP Core

    SubLVDS イメージセンサーレシーバ

    MIPI D-PHY モジュラー IP - SubLVDS イメージセンサビデオデータをピクセルクロックドメインに変換
    SubLVDS イメージセンサーレシーバ
  • ピクセル - バイト変換

    IP Core

  • 4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン

    Reference Design

    4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン

    ラティス 4 入力 1 出力 MIPI CSI-2 イメージ・アグリゲーション・リファレンスデザイン は 4 つのイメージセンサからのデータを 1 つのデータとして HDMI 経由で出力するデザインを提供
    4 入力 1 出力 MIPI CSI-2 アグリゲーション・リファレンスデザイン
  • MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン

    Reference Design

    MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン

    CrossLink ファミリ向けリファレンスデザインは、MIPI DSI 出力のモバイルプロセッサや MIPI CSI-2 出力のイメージセンサと OpenLDI 入力のディスプレイを接続
    MIPI CSI-2 / DSI - OpenLDI I/F ブリッジ・リファレンスデザイン
  • N Input to 1 Output MIPI CSI-2 Side-by-Side Aggregation

    Reference Design

  • N 入力 - 1 出力 MIPI CSI-2 カメラ・アグリゲーション・ブリッジ

    Reference Design

    N 入力 - 1 出力 MIPI CSI-2 カメラ・アグリゲーション・ブリッジ

    CrossLink ファミリ用リファレンスデザインは、最小のレイテンシで複数の MIPI CSI-2 イメージセンサーをアプリケーションプロセッサに接続
    N 入力 - 1 出力 MIPI CSI-2 カメラ・アグリゲーション・ブリッジ
  • SubLVDS - MIPI CSI-2 イメージセンサ・ブリッジ・リファレンスデザイン

    Reference Design

    SubLVDS - MIPI CSI-2 イメージセンサ・ブリッジ・リファレンスデザイン

    CrossLink ファミリ FPGA リファレンスデザインは SubLVDS インタフェースのイメージセンサと MIPI CSI-2 インタフェースのアプリケーションプロセッサを接続
    SubLVDS - MIPI CSI-2 イメージセンサ・ブリッジ・リファレンスデザイン
  • DisplayPort IP

    IP Core

    DisplayPort IP

    Lattice has partnered with Bitec to bring the DisplayPort 1.4a compliant IP Core (with eDP 1.4 support) to the ECP5 FPGA. Supports resolutions of up to 1080p60
    DisplayPort IP
  • Board

    DisplayPort VIP 入力ボード

    DisplayPort 1.4a 準拠IP (eDP 1.4を含む)
    DisplayPort VIP 入力ボード
  • Board

    DisplayPort VIP 出力ボード

    DisplayPort 1.4a 準拠IP (eDP 1.4を含む)
    DisplayPort VIP 出力ボード
  • DisplayPort 伝送デモ

    Demo

    DisplayPort 伝送デモ

    低消費電力、量産型ECP5向けのDisplayPort 1.4aインターフェース
    DisplayPort 伝送デモ
  • Page 1 of 2
    First Previous
    1 2
    Next Last
    Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.