Lattice Solutions

Everything you need to quickly and easily complete your design

Solution Type



Device Support





















Tags



































































































Providers
























  • 1:2 MIPI DSI ディスプレイインターフェース帯域幅レデューサー

    IP Core

    1:2 MIPI DSI ディスプレイインターフェース帯域幅レデューサー

    低解像度ディスプレイをインターフェースで接続する高帯域幅のアプリケーションプロセッサの場合、入力を複数のディスプレイに分配することによって帯域幅を低減することが可能です。ラティスの1:2 MIPI DSIディスプレイインターフェース帯域幅レデューサーIPはそのようなインターフェースの問題を解決できます。
    1:2 MIPI DSI ディスプレイインターフェース帯域幅レデューサー
  • 10Gb イサーネット PCS

    IP Core

    10Gb イサーネット PCS

    Archived IP Core supporting ORCA FPGAs - For reference only.
     
    10Gb イサーネット PCS
  • 10Gb イサーネット XGXS

    IP Core

    10Gb イサーネット XGXS

    Archived IP Core supporting ORCA FPGAs - For reference only.
     
    10Gb イサーネット XGXS
  • 10Gb+ イーサネット MAC

    IP Core

    10Gb+ イーサネット MAC

    イーサネットメディアアクセスコントローラ(MAC)は、ホストプロセッサとイーサネットネットワーク間でデータの送受信をします。
    10Gb+ イーサネット MAC
  • 1553エンコーダ/デコーダ

    Reference Design

    1553エンコーダ/デコーダ

    Implements Manchester II encoding and decoding required by the 1553 along with synchronization pattern insertion and identification.
     
    1553エンコーダ/デコーダ
  • 1Gb イサーネット PCS

    IP Core

    1Gb イサーネット PCS

    Archived IP Core supporting ORCA FPGAs - For reference only
     
     
    1Gb イサーネット PCS
  • 1入力から1出力 MIPI DSIディスプレイインターフェースブリッジ

    IP Core

    1入力から1出力 MIPI DSIディスプレイインターフェースブリッジ

    Archived IP - Use newer Modular MIPI/D-PHY IP for this function. MIPI DSI to MIPI DSI pass through for updated DCS config, scaling / cropping, or as a redriver.
    1入力から1出力 MIPI DSIディスプレイインターフェースブリッジ
  • 1入力から1出力MIPI CSI-2カメラリピーターブリッジ

    IP Core

    1入力から1出力MIPI CSI-2カメラリピーターブリッジ

    Archived IP - Use newer Modular MIPI/D-PHY IP for this function. Used as a repeater to extend the length between the camera and the host processor.
    1入力から1出力MIPI CSI-2カメラリピーターブリッジ
  • 1入力から2出力 MIPI CSI-2カメラスプリッターブリッジ

    IP Core

    1入力から2出力 MIPI CSI-2カメラスプリッターブリッジ

    Archived IP - Use newer Modular MIPI/D-PHY IP for this function. Connects to two cameras from a single application processor port.
    1入力から2出力 MIPI CSI-2カメラスプリッターブリッジ
  • 2.5 GbイーサネットMAC

    IP Core

    2.5 GbイーサネットMAC

    Archived IP Core supporting the LatticeSC/M FPGA family.
    2.5 GbイーサネットMAC
  • 32ビットPCIマスター/ターゲット

    IP Core

    32ビットPCIマスター/ターゲット

    Provides a customizable 32/64-bit master/target or target solution - revision 2.2 for speeds up to 66MHz
    32ビットPCIマスター/ターゲット
  • 4 入力 1 出力 MIPI CSI-2 イメージ・アグリゲーション・デモ

    Demo

    4 入力 1 出力 MIPI CSI-2 イメージ・アグリゲーション・デモ

    Modular MIPI/D-PHY Demonstration - Aggregates four MIPI CSI-2 inputs to a single parallel output stream, which is then displayed on HDMI.
    4 入力 1 出力 MIPI CSI-2 イメージ・アグリゲーション・デモ
  • 4入力から1出力MIPI CSI-2カメラアグリゲーターブリッジ

    IP Core

    4入力から1出力MIPI CSI-2カメラアグリゲーターブリッジ

    Archived IP - Use newer Modular MIPI/D-PHY IP for this function. Aggregates multiple MIPI CSI-2 image sensor data to a single CSI-2 output.
    4入力から1出力MIPI CSI-2カメラアグリゲーターブリッジ
  • 64ビットPCIマスター/ターゲット

    IP Core

    64ビットPCIマスター/ターゲット

    Fully compliant with the PCI SIG 3.0 for speeds up to 66MHz. Customizable for 32/64-bit master/target or target solution
    64ビットPCIマスター/ターゲット
  • 8 to 1 マイクロフォンアグリゲーターボード

    Board

    8 to 1 マイクロフォンアグリゲーターボード

    iCE40 UltraPlusは、低コストで電力効率の良い小型オーディオソリューションを提供し、8つのPDMマイクロフォンからのデータを集約しI2Sを介してプロセッサに伝送を可能にします
    8 to 1 マイクロフォンアグリゲーターボード
  • 8:1 マイクロフォン集約

    Reference Design

    8:1 マイクロフォン集約

    iCE40 UltraPlus™ は8個のPDMマイクロフォンからデータを集約し、12Sを経由してプロセッサに伝送することが可能な低コスト、電力効率の良い、小型フットプリントのオーディオソリューションを提供します。
    8:1 マイクロフォン集約
  • 8b/10b エンコーダ/デコーダ

    Reference Design

  • 9MT024センサ搭載NanoVesta

    Board

    9MT024センサ搭載NanoVesta

    Aptina 9MT024画像センサ搭載のNanoVestaヘッドボード(Head Board)はHDR-60ビデオカメラ開発キットまたはMachXO2デュアルセンサ・インターフェイスボードと共に使用します(注:HDR-60キットには9MT024 NanoVestaボードが一枚のみ付属します)。
    9MT024センサ搭載NanoVesta
  • ADC インターフェース

    Reference Design

    ADC インターフェース

    Interfaces with the Texas Instruments (TI) ADS64XX family of ADCs via LatticeECP3 FPGA high-speed LVDS I/O
    ADC インターフェース
  • ADC温度測定読み出し

    Reference Design

    ADC温度測定読み出し

    Demonstrates the input of ambient temperature using an input voltage developed using an external resistor/thermistor and interface to the on-chip ADC using I2C
    ADC温度測定読み出し
  • Page 1 of 24
    First Previous
    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
    Next Last
    Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.