ラティス・ネクサス・プラットフォーム

低消費電力、高信頼性、ハイパフォーマンスなデザインを実現

ラティス・ネクサス・プラットフォームは、長年にわたるラティスの低消費電力FPGAについての専門知識と最先端 28nm FD-SOI 半導体製造技術を組み合わせています。このプラットフォームで、ラティスは低消費電力、ハイパフォーマンス、高信頼性、小型パッケージのデバイスファミリーを短期間に開発することができます。

ラティス・ネクサス・プラットフォームが提供する新しい3つの特徴

  • プロセス技術: バルクプロセスと比較して、75% 低い消費電力、100倍 低いソフトエラー発生率
  • アーキテクチャ: 一般的なAIアルゴリズムを最適に実現する組み込み大規模RAMブロック
  • ソリューション: 充実した、IP、リファレンスデザイン、開発ソフトウェアのソリューション

3つのイノベーション

回路デザイン:

  • FD-SOI テクノロジーの絶縁ゲートにより実現される設定変更可能なバックバイアスにより、性能 / 電力の最適化を実現
  • クリティカルエリア (オレンジ) サイズの削減により、ソフトエラーレート (SER) に対する信頼性が 100 倍上回る
  • FD-SOI はバルク CMOS プロセスを利用可能でプロセス処理数も少ない

アーキテクチャ:

  • エッジ処理に最適な内蔵大容量 RAM
  • 外部メモリへのアクセスが必要なくなりパフォーマンスが向上
  • 外部メモリにアクセスするために必要な消費電力を削減

ソリューション:

  • AI、エンベデッドビジョン、セキュリティにフォーカスしたソリューション
  • 製品開発を迅速に行うためのリファレンスデザイン、開発キット、ソフト IP、開発ソフトウェアを提供
  • エンドツーエンドの完全なソリューションにより、市場投入までの時間を短縮

Documentation

Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
Lattice Nexus Platform: Redefining the Low Power, Small Form Factor FPGA
WP0022 Rev 1 4/21/2020


Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.