PCI Express ソリューション

PCI Express

はさまざまなコンピューティンと通信プラットホーム用の高性能でスケーラブルな、よく定義された標準です。それは、既存のPCIドライバとオペレーティング・システムとのソフトウェア互換性を提供するように定義されました。

ラティスはそのままで使用できる低コストで低消費電力電力のプログラマブル・ソリューションを提供します。PCI Express 用に用意しているテスト済みで相互接続可能なソリューションには以下を含みます。

シリコン

業界をリードする3つのプログラマブルPCI Expressプラットフォーム
LatticeECP3 LatticeECP2M LatticeSC
低コストデジタル SERDES
  • PCI Express v1.1 準拠
PCI Express v1.1 準拠
  • PCI Express v1.1 準拠
高性能アナログSERDES
  • PCI Express v1.1 準拠
  • PCI Express ベースの長いバックプレーンに理想的
デバイス当たり最大 16 チャネル
  • マルチプロトコル・ブリッジ機能に有効
デバイス当たり最大 16 チャネル
  • マルチプロトコル・ブリッジ機能に有効
デバイス当たり最大 32 チャネル
  • マルチプロトコル・ブリッジ機能に有効
完全なエンドツーエンド・ソリューション
  • PIPE準拠のPCS
  • PCI Express x1/x4ソフトIPを用
完全なエンドツーエンド・ソリューション
  • PIPE準拠のPCS
  • PCI Express x1/x4ソフトIPを用
完全なエンドツーエンド・ソリューション
  • 豊富なPCS機能
  • flexiMACとMACO LTSSMのハードマクロがx1やx4実装に対して全てのPHYおよびDL機能を提供
  • トランザクション層はソフト
非常に低消費電力
  • 3.2Gbpsでチャネル当たり 110mW typ.
非常に低消費電力
  • 2.5Gbpsでチャネル当たり 90mW typ.
非常に低消費電力
  • 3.125Gbpsでチャネル当たり 105mW typ.
低コストFPGAファブリック
  • 低コストでハイエンドの機能
低コストFPGAファブリック
  • 低コストでハイエンドの機能
超高性能のFPGAファブリック
  • 500MHzのブロックレベル性能

IP

ラティスはDMAとメモリコントローラを含む、PCI ExpressソフトIP及びハードIPの網羅的なポートフォリオを提供します。LatticeECP3とLatticeECP2M、および LatticeSC/Mプラットフォームをターゲットにすることによって、開発者は競合するソリューションよりもコストと、消費電力、そして実装面積を大幅に削減出来ます。

IP Port

キー

  • ソフトIP
  • リファレンス設計
  • MACO flexiMAC
  • MACO LTSSM
  • PCS
関連する IP コア
IP ベンダ LatticeECP3 LatticeECP2M LatticeSCM
PCI Expressルートコンプレックス・ライトIPコア(x1, x4) New Lattice Check Mark Check Mark  
PCI Express エンドポイント IP コア (x1, x4) Lattice Check Mark Check Mark  
DDR SDRAM コントローラ - パイプライン Lattice Check Mark Check Mark Check Mark
DDR2 SDRAM コントローラ - パイプライン Lattice Check Mark Check Mark Check Mark
SG-DMA コントローラ Lattice Check Mark Check Mark Check Mark
PCS Pipe Lattice Check Mark Check Mark  
PCI Express x1/x4 ハードIP Lattice     Check Mark
メモリコントローラ、ハード Lattice     Check Mark