ispClock

クロックマネージャデバイス

ispClockデバイスですべてを置き換えることができるのに、ゼロ遅延バッファ、ファンアウトバッファ、終端抵抗、遅延ライン、および蛇行クロックトレースレイアウトで時間を無駄にするのはなぜですか?

停止した時計でさえ、1日に2回、正確な時間を伝えます-ispClockデバイスは、複数のクロック周波数を生成し、異なるシグナリング要件を持つクロックネットを駆動するようにシステム内でプログラムすることが可能です。

タイムストリーム-クロック・トレースの長さの出力差を補正し、トレースインピーダンスを正確にマッチングさせ、クロック・ネットを異なる信号要件で駆動します。これらのすべてが厳しいスキューおよびジッタ標準に適合します。

特長

  • 複数のフォーマットで利用可能: クロック生成用ispClock5600A、差動クロック分配用ispClock5400D、シングルエンドクロック分配用ispClock5300S
  • ボード空間を削減―1つのispClockが複数の種類のクロックデバイスに置き換え可能
  • 最大サイクル・サイクル・ジッタ70 ps(ピーク・ピーク)
  • 最大位相ジッタ50 ps
  • 複数のインターフェースの種類に対応: LVTTL, LVCMOS, SSTL, HSTL, LVDS, VPECL, Diff. SSTL, Diff. HSTL

ファミリーテーブル

ispClock 製品ファミリ選択ガイド

特長 ispClock5600Aファミリ ispClock5400Dファミリ ispClock5300Sファミリ
出力 20もしくは10 10もしくは6 20, 16, 12, 8もしくは4
入力動作周波数レンジ 8から400MHz 50から400MHz 8から267MHz
出力動作周波数レンジ 4から400MHz 50から400MHz 5から267MHz
VCOオペレーション 320から800MHz 400から800MHz 160から400MHz
拡散スペクトル互換性 あり あり あり
シングルエンドファンアウトバッファーインターフェース LVTTL, LVCMOS, HSTL, eHSTL, SSTL なし LVTTL, LVCMOS, HSTL, eHSTL, SSTL
シングルエンドクロックリファレンスおよびフィードバックインターフェース LVTTL, LVCMOS, SSTL, HSTL LVCMOS LVTTL, LVCMOS, HSTL, eHSTL, SSTL
差動ファンアウトバッファーインターフェース SSTL, HSTL, LVDS, LVPECL LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS なし
差動クロックリファレンスおよびフィードバックインターフェース HSTL, SSTL, LVDS, LVPECL LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS LVDS, LVPECL, HSTL, SSTL
PLLフィードバックの種類 内部/外部 内部/外部 外部
M, N 分周器 1から40のカウント なし なし
V 分周器数 5 4 3
V 分周器カウントレンジ 2から80 (2ステップ) 2から16 (2の累乗で) 1から32 (2の累乗で)
最大サイクルジッタ 70ps (ピーク‐ピーク) 29ps (ピーク‐ピーク) 70ps (ピーク‐ピーク)
最大周期ジッタ(RMS) 12ps 2.5ps 12ps
最大位相ジッタ (RMS) 50ps 6ps Typ. 50ps
最大静的位相オフセット -100psから200ps -5psから95ps -40psから100ps
生成される周波数 5 4 3
Programmable Phase Skew 156psから12ns 156psから12ns 156psから5ns
プログラム可能な位相スキュー なし 0psから288ps なし
ファンアウトバッファーモード なし あり あり
プログラム可能なターミネーション 40から70Ω & 20Ω設定 なし 40から70Ω & 20Ω設定

デザインリソース

IP&リファレンスデザイン

プレテスト、再利用可能な機能を利用して設計の労力を軽減

アプリケーションノート

当社のFPGA、開発ボードのラインナップを最大活用する方法

ソフトウェア

使いやすい設計フローの完全版

開発キット&ボード

当社の開発キットとボードで設計プロセスの合理化

プログラミング ハードウェア

当社のプログラミングハードウェアでインシステム・プログラミング、インサーキット再構成の負担を軽減

ドキュメント

Quick Reference Technical Resources Information Resources Downloads
TITLE NUMBER VERSION DATE FORMAT SIZE
Driving SERDES Reference Clocks with the ispClock5400D Differential Clock Buffer
AN6081 01.0 10/6/2009 PDF 741.8 KB
Interfacing ispClock5600A with Reference Clock Oscillators
AN6079 01.0 8/6/2008 PDF 513.5 KB
ispClock5620 Evaluation Board ispPAC-CLK5620-EV1
AN6064 10/31/2004 PDF 1019.1 KB
ispClock5620A Evaluation Board: ispPAC-CLK5620A-EV1
Describes the features and operation of the ispPAC-CLK5620A-EV1 evaluation board.
AN6072 3/1/2007 PDF 929.7 KB
Using a Low-Cost CMOS Oscillator as a Reference Clock for SERDES Applications
AN6080 01.1 2/13/2012 PDF 202.4 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
ispClock 5600 Family Data Sheet Revision History
2/1/2005 PDF 8 KB
ispClock 5600A Family Data Sheet
DS1019 01.4 6/3/2008 PDF 969.3 KB
ispClock5300S Data Sheet
DS1010 01.4 10/1/2007 PDF 1.2 MB
ispClock5400D Family Data Sheet
DS1025 01.3 12/14/2011 PDF 1.6 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
Driving SERDES Reference Clocks with the ispClock5400D Differential Clock Buffer
AN6081 01.0 10/6/2009 PDF 741.8 KB
Interfacing ispClock5600A with Reference Clock Oscillators
AN6079 01.0 8/6/2008 PDF 513.5 KB
ispClock5620 Evaluation Board ispPAC-CLK5620-EV1
AN6064 10/31/2004 PDF 1019.1 KB
ispClock5620A Evaluation Board: ispPAC-CLK5620A-EV1
Describes the features and operation of the ispPAC-CLK5620A-EV1 evaluation board.
AN6072 3/1/2007 PDF 929.7 KB
Using a Low-Cost CMOS Oscillator as a Reference Clock for SERDES Applications
AN6080 01.1 2/13/2012 PDF 202.4 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Generating a Single-Ended Clock Source from ispClock5400D Differential Clock Buffers - Source Code
RD1069 1.0 1/22/2010 ZIP 129.9 KB
Generating a Single-Ended Clock Source from ispClock5400D Differential Clock Buffers Reference Design - Documentation
RD1069 1.0 1/22/2010 PDF 171.3 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
ACN03D-11 Withdrawal of ACN03C-11
Material Set
ANC03D-11 1 4/1/2011 PDF 796.6 KB
PCN 02A-15 Affected_OPN_Listing
Discontinuance
3.0 8/12/2015 XLSX 310.4 KB
PCN 02A-15 SnPb and Select Mature Family Discontinuance
1.0 6/18/2015 PDF 316.9 KB
PCN02A-15 Frequently Asked Questions
2.0 6/18/2015 DOCX 60.8 KB
PCN06C-11 Withdrawal of PCN06B-11
Material Set
PCN06C-11 1.0 8/1/2011 PDF 838.5 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Lattice OrCAD Capture Schematic Library (OLB)
This file contains a OrCAD Capture Schematic Library (OLB file type) for all Lattice products. This .zip file also includes a .xls worksheet with a list of the contents of the OLB. These symbols can be used to help with OrCAD schematic designs.
5.9 7/8/2017 RAR 665.7 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
ispClock Product Brief
I0168 6.0 12/5/2007 PDF 611.2 KB
ispClock5300S Product Brief
I0193 1.0 10/31/2012 PDF 1.1 MB
ispClock5400D Product Brief
I0200 1.0 11/1/2012 PDF 544.5 KB
Power Manager II and ispClock Application Examples
I0191 2.0 8/1/2007 PDF 456.1 KB
Product Selector Guide
I0211 10.0 5/31/2017 PDF 10.1 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
32 QFNS Pb-Free Device Material Content
Includes all 3 versions
D 4/19/2016 PDF 51.1 KB
Lattice ispCLOCK Product Family Qualification Summary
A 7/1/2009 PDF 383.3 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Dynamic Power Management in an Embedded System
3/31/2005 PDF 619.6 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
[BSDL ISC] ispCLOCK5304S 48 Pin TQFP
1.00 3/1/2007 BSM 15.4 KB
[BSDL ISC] ispCLOCK5308S 48 Pin TQFP
1.00 3/1/2007 BSM 15.4 KB
[BSDL ISC] ispCLOCK5312S 48 Pin TQFP
1.00 3/1/2007 BSM 15.7 KB
[BSDL ISC] ispCLOCK5316S 64 Pin TQFP
1.00 3/1/2007 BSM 17.2 KB
[BSDL ISC] ispCLOCK5320S 64 Pin TQFP
1.00 3/1/2007 BSM 17.4 KB
[BSDL ISC] ispCLOCK5510v 48 Pin TQFP
1.00 3/31/2005 BSM 17.8 KB
[BSDL ISC] ispCLOCK5520v 100 Pin TQFP
1.00 3/31/2005 BSM 19.1 KB
[BSDL ISC] ispCLOCK5610Av 48 Pin TQFP
1.01 4/21/2006 BSM 18.4 KB
[BSDL ISC] ispCLOCK5610v 48 Pin TQFP
1.01 6/1/2005 BSM 18.1 KB
[BSDL ISC] ispCLOCK5620Av 100 Pin TQFP
1.01 4/21/2006 BSM 20.1 KB
[BSDL ISC] ispCLOCK5620v 100 Pin TQFP
1.02 6/1/2005 BSM 19.8 KB
[BSDL] ispCLOCK5304S 48 Pin TQFP
1.00 3/1/2007 BSM 10 KB
[BSDL] ispCLOCK5308S 48 Pin TQFP
1.00 3/1/2007 BSM 10.3 KB
[BSDL] ispCLOCK5312S 48 Pin TQFP
1.00 3/1/2007 BSM 10.6 KB
[BSDL] ispCLOCK5316S 64 Pin TQFP
1.00 3/1/2007 BSM 12.3 KB
[BSDL] ispCLOCK5320S 64 Pin TQFP
1.00 3/1/2007 BSM 12.2 KB
[BSDL] ispCLOCK5406D 48 Pin TQFP
1.00 1/1/2009 BSM 12.3 KB
[BSDL] ispCLOCK5410D 64 Pin TQFP
1.00 1/1/2009 BSM 13 KB
[BSDL] ispCLOCK5510v 48 Pin TQFP
1.02 3/31/2005 BSM 13.4 KB
[BSDL] ispCLOCK5520v 100 Pin TQFP
1.02 3/31/2005 BSM 14.7 KB
[BSDL] ispCLOCK5610Av 48 Pin TQFP
1.01 4/21/2006 BSM 13.3 KB
[BSDL] ispCLOCK5610v 48 Pin TQFP
1.01 6/1/2005 BSM 13.2 KB
[BSDL] ispCLOCK5620Av 100 Pin TQFP
1.01 4/21/2006 BSM 15 KB
[BSDL] ispCLOCK5620v 100 Pin TQFP
1.01 6/1/2005 BSM 15.2 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
[IBIS] ispPAC-CLK5304S/5308S/5312S/5316S/5320S
0.2 2/1/2007 IBS 11.6 MB
[IBIS] ispPAC-CLK5610AV/5620AV
0.3 7/1/2006 IBIS 11.8 MB


サポート