プラットホーム・マネージャ2 & L-ASC10

電源、温度、及び制御プレーンをリアルタイムで管理

信頼性の向上 – ハードウェア管理機能全体を集約し、かつ高速でより高精度、さらに故障検出機能も一体化すると、電源や温度、及びデジタル的な制御が不適切な状態でボードが動作することを最小限に抑えられます。

ハードウェア管理及び設計プロセスを簡素化し、市場投入期間を短縮 – ハードウェア管理をシームレスにスケーリング可能なソリューションは、ボードが単純か複雑かを問わず、コスト効率の高いソリューションを提供します。さらに、単一のデザイン環境で、電源と温度、及び制御プレーンの管理という3つの機能を全て実現できます。

BOMとコストの削減 – 複数ベンダの複数の単機能ICを使用することなく、幅広いシステムのデザインをプラットホーム・マネージャ2で標準化できます。

特長

  • 完全な故障検出率-すべてのレールと温度ノードを監視
  • 必要な数のL-ASC10ハードウェア管理エキスパンダーを使用して10~80個の電源を管理
  • 個々のハードウェア管理サブブロック(電力、熱および制御パス)が他ブロックの障害にナノ秒内に応答できるようにすることで、故障伝搬を最小限に抑える
  • DC-DCコンバータのパワーグッド信号を監視する必要性を排除して、CPLDのI/Oピンを節約
  • ソフトウェアルーチンとは対照的に、ハードウェアでの信頼性の高い電力および熱障害の検出

リンクに飛ぶ

ファミリーテーブル

プラットフォームマネジャー 2 ファミリー
パラメーター L-ASC10 LPTM21
電圧モニター入力 10 10
電流モニター入力 2 2
温度モニター入力 2 2
トリミングチャンネル数 4 4
MOSFETドライバー 4 4
オープンドレインGPIO (5Vトレラント) 9 10
オンチップ非発揮性障害ログ Check Mark Check Mark
LUT数 - 1280
分散RAM (Kビット) - 10
EBR SRAM (Kビット) - 64
EBR ブロック数 (9 Kビット) - 7
ユーザーフレッシュメモリー(Kビット) - 64
PLL数 - 1
コミュニケーション I/F I2C I2C/JTAG
プログラミングインターフェース I2C I2C/JTAG
動作電圧 3.3 2.8V to 12V
インシステムアップデート対応 あり あり
デジタル I/Os
パッケージオプション L-ASC10 LPTM21
48ピンQFN (7 X 7) -  
237ボールftBGA (1mm) (17X17)   95

ソリューション

電源管理アーキテクチャを簡素化し、故障の拡散を抑制して、信頼性を向上

  • 必要な数のハードウェア管理エクスパンダ(L-ASC10)と直接インターフェイスするだけで、8~80系統の電源を管理
  • 一元化されたアルゴリズム制御を使用して、メインボードからアドオンカードの電源を管理
  • 独立したハードウェア管理サブブロック(電源、温度、制御プレーン)が、他のブロックの故障に直接反応でき、故障の拡散を抑制
  • 高精度で反応の速い故障検出回路が信頼性を向上
  • メインボードとアドオンボードの両方で、フラッシュメモリの偶発的な書き換え問題を防止

CPLD I/O数の削減

  • DC-DCコンバータのPower Good信号のステータスをFPGAで検出できるため、この信号のモニタが不要となり、I/Oピン数を削減
  • 電源管理回路の制御モニタ、及びモニタ入力に使用するI/Oピン数を削減
  • GPIOによるマイクロコントローラとの通信に使用するI/Oピンを削減

熱管理はソフトウェアに代わってPLDを用いることで簡易化

  • 非リアルタイム性のソフトウェア処理による応答に対して、ハードウェアでは個別に複数の故障検出が可能
  • 熱的故障時に電圧やクロックのスケーリング処理によって急激な劣化を防ぐことが可能
  • CPLDとコントローラ間で熱的異常イベントに関する通信(やりとり)が不要

開発期間の短縮 ~ 従来の3つの異種開発ツール(電源管理GUI、VHDL/Verilog、コントローラ用C/アセンブリ言語環境)ではなく、統合された環境を用意

  • Lattice DiamondソフトウェアのGUIやHDLを用いることで、アナログ技術者でもデジタル技術者でもハードウェア管理機能の全てが設計可能.
  • 開発初期のボードデバッグ時に、ボード改版せずに電源やリセットシーケンスのチューニングが可能
  • ソフトウェアの活用で種々故障モードに対する(電源系統出力や熱的振る舞い、或いは制御信号出力などの)系の応答を論理シミュレーション可能
  • スケーラブルな電源管理ソリューションやコントロール・プレーン機能、或いはそれらの間の熱管理に係わるインターフェイスなどを共通アーキテクチャ化し、その再利用を図ることで開発時間と労力を大幅に節約

デザインリソース

IP&リファレンスデザイン

プレテスト、再利用可能な機能を利用して設計の労力を軽減

アプリケーションノート

当社のFPGA、開発ボードのラインナップを最大活用する方法

ソフトウェア

使いやすい設計フローの完全版

開発キット&ボード

当社の開発キットとボードで設計プロセスの合理化

プログラミング ハードウェア

当社のプログラミングハードウェアでインシステム・プログラミング、インサーキット再構成の負担を軽減

ドキュメント



サポート