LatticeSC/M

未来の通信ネットワークのニーズに応える高性能FPGA

性能が最重要-イーサネット、PCI Express、SPI4.2および高速メモリコントローラなどの最高品質のソリューションを提供sるLatticeSC/Mは、ハイエンドシステム設計用のエンベデッドメモリ、階層クロックおよびクロック管理リソースを備えています

さらに高速を目指して-高度なPCSが組み込まれたSERDES、2GbpsパラレルI/Oに対応するPURESPEEDテクノロジ、組み込みASICブロックが最高性能のFPGAを提供します

低消費電力-1V Vccオプションにより、ファブリックの消費電力を44%削減し、チャネルあたり105mVを使用すつSERDESチャネルでは、消費電力を最小限に抑えます

特長

  • 15 kから115 kのLUT4
  • 139から942個のI/O
  • 700 MHzグローバルクロック、1 GHzのエッジクロック
  • デバイスにつき最大600 Mbpsから3.8 Gbpsの4から32個のSERDESブロック
  • 1から7.8MビットのエンベデッドブロックRAM(500MHz)
  • 最大1GHzで起動するデバイスあたり8個のPLLおよび最大700 MHzで起動するデバイスあたり12個のDLL

リンクに飛ぶ

ファミリーテーブル

LatticeSC/M FPGA

パラメータ LFSC15 LFSC25 LFSC40 LFSC80 LFSC115
論理リソースLUT数(K) 15.2 25.4 40.4 80.1 115.2
sysMEM EBR RAMブロック数(18Kb/ブロック) 56 104 216 308 424
組み込みメモリ容量(Mbit) 1.03 1.92 3.98 5.68 7.80
最大分散メモリ容量(Mbit) 0.24 0.41 0.65 1.28 1.84
SERDESチャンネル数(3.4Gbps) 8 16 16 32 32
DLL個数 12 12 12 12 12
PLL個数 8 8 8 8 8
MACOブロック数 4 6 10 10 12
パッケージ (I/O / SERDES 本数)
256ボール fpBGA (17 x 17 mm) 139 / 4        
900ボール fpBGA (31 x 31 mm) 300 / 8 378 / 8      
1020ボール fcBGA (33 x 33 mm)   476 / 16 562 / 16    
1152ボール fcBGA (35 x 35 mm)     604 / 16 660 / 16 660 / 16
1704ボール fcBGA (42.5 x 42.5 mm)       904 / 32 942 / 32

デザインリソース

IP&リファレンスデザイン


プレテスト、再利用可能な機能を利用して設計の労力を軽減

アプリケーションノート

当社のFPGA、開発ボードのラインナップを最大活用する方法

ソフトウェア

使いやすい設計フローの完全版

開発キット&ボード

当社の開発キットとボードで設計プロセスの合理化

プログラミング ハードウェア


当社のプログラミングハードウェアでインシステム・プログラミング、インサーキット再構成の負担を軽減

ドキュメント

購読もしくは購読の変更をするには、ドキュメント通知でアカウントにログインしてください



サポート