SPI スレーブ IP コア

SPI バスインタフェース

シリアル・ペリフェラル・インタフェース (SPI) は高速同期型、シリアル、全二重のインタフェースです。設定された長さ (8、16、24、32ビット) のシリアルビットストリームをプログラムされたビット転送レートでデバイスに入出力させることができます。

機能

  • LMMI インタフェースをサポート
  • すべての SPI クロックモードをサポート – 00、01、10、11
  • 設定可能なシリアルクロック周期
  • 設定可能なデータ幅
  • 設定可能な読み出し・書き込みデータ FIFO (8、16、24、32 ビット幅)

ブロック図

資料

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
SPI Slave IP Core - Lattice Radiant Software
FPGA-IPUG-02070 1.2 6/24/2020


Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.