CSI-2 / DSI D-PHY レシーバ

MIPI CSI-2 / DSI をパラレルデータに変換

MIPI® D-PHY は、モバイルシステム内でカメラやディスプレイをプロセッサと接続するため開発されました。今ではスマートフォンなどのアプリケーション向け業界標準の高速 PHY ソリューションになっています。D-PHY は MIPI CSI-2 及び MIPI DSI のプロトコル仕様と組み合わせて使用されます。MIPI D-PHY は、スマートフォンなどの設計で必要とされる低消費電力、低ノイズ、高ノイズ耐性という厳しい要求を満たしています。

MIPI D-PHY はカメラやディスプレイの標準的なインタフェースです。LVCMOSやLVDSなどの従来のパラレルバスを置き換えるために設計されました。この IP で FPGA に D-PHY レシーバを実装することができます。

特長

  • MIPI DSI v1.1、MIPI CSI-2 v1.1 及び MIPI D-PHY v1.1 仕様に準拠
  • 最大 6 Gpbs までの MIPI DSI 及び MIPI CSI-2 インターフェースに対応
  • 1,2 または 4 レーンの MIPI D-PHY に対応
  • 非バーストモードで同期イベントを使用した DSI パケット転送に対応
  • 垂直、水平ブランキング中の LP (低消費電力) モードに対応

ブロックダイアグラム

Documentation

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
CSI-2/DSI D-PHY Receiver Submodule IP
FPGA-IPUG-02025 1.1 5/10/2019 PDF 2.3 MB


CrossLinkのデザインリソース

開発キット & 評価ボード

開発キット及び評価ボードで開発期間を短縮

IP & リファレンスデザイン

事前検証済み、開発期間を短縮

アプリケーションノート

製品を最大限活用するための資料

開発ソフトウェア

使いやすく、開発に必要な機能を提供

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.