4入力から1出力MIPI CSI-2カメラアグリゲーターブリッジ

最小限の遅延で複数のイメージセンサをアプリケーションプロセッサにインターフェースで接続

ARや奥行き知覚検出、ジェスチャー認識などの新しいアプリケーションでは、フレーム間の遅延を最小限に抑えながらアプリケーションプロセッサーに接続するため、複数のイメージセンサーインターフェースが必要になります。ラティスのCrossLinkは複数のMIPI CSI-2イメージセンサーと集約データを1つのCSI-2出力にインターフェースで接続できます。集約はイメージセンサーフレームを並列構成で繋ぎ合わせるか、仮想回線を基にしたデータパケットを処理することで実行できます。

ラティスのCrossLink™はこれらの問題を解決し、PHYあたり最大6 Gbpsで複数のMIPI CSI-2インターフェースを提供できるプログラマブルビデオインターフェースブリッジです。このブリッジの簡単な構成とセットアップはLattice Diamond®の無料IPから利用できます。

特長

  • 最大6 GbpsでMIPI CSI-2入力・出力に対応:1,2または4データレーン
  • 4つのMIPI CSI-2入力のうち2つを1つのMIPI CSI-2出力に統合
    • GPIOによって統合されたCSI-2入力の2組のマルチプレクサ操作が可能
    • 出力データ速度は入力データ速度の2倍
    • LR併合法 – 左右両方のチャネルから結合・統合されたパケットを、各画素線ごとに単一のパケットへと編成
    • VC併合法 – 各チャネルに固有の仮想チャネルIDを割り当て、チャネル間でデータが交互に送信されます。APがチャンネル間の実際の併合を実行します
  • CSI-2データすべての種類に対応:RAW, RGB, YUV
  • MIPI D-PHY v1.1仕様への準拠
  • CSI-2 v1.1仕様への準拠
Four Input to One Output MIPI CSI-2 Camera Aggregator Bridge

ビデオ

CrossLink IP 4 to 1 Expand Image

4入力から1出力MIPI CSI-2カメラアグリゲーターブリッジ

最大4つのカメラセンサからのストリームを統合して1つのアプリケーションプロセッサに取り込む方法

ドキュメント

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
4:1 MIPI CSI-2 Camera Interface Bridge Soft IP User Guide
FPGA-IPUG-02020 1.1 5/10/2019 PDF 2.1 MB


CrossLinkのデザインリソース

開発キット&ボード

設計プロセスの合理化が可能な開発ボード&キット

IP&リファレンスデザイン

プレテスト・再利用可能な機能を利用した設計作業の簡素化

アプリケーションノート

当社のFPGAsおよびに開発ボードのラインナップを最大限に活用する方法について

ソフトウェア

使いやすい完全な設計フロー

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.