1:2 MIPI DSI ディスプレイインターフェース帯域幅レデューサー

入力ビデオストリームを2つまたは1つの低解像度ストリームへ接続

Related Products

モバイルインダストリープロセッサーインターフェース(MIPI®)アライアンスは、モバイル業界で使用されるすべてのディスプレイ用に標準化されたインターフェイスを作成するために、MIPIディスプレイシリアルインターフェイス(DSI)およびMIPI D-PHY仕様を開発しました。この業界が進化するにつれて、帯域幅の要件は、製造業者が製造できるディスプレイを上回り、アプリケーションプロセッサベンダーは、非常に高速なインターフェースデバイスを提供し続けています。

費用対効果の高いソリューションでは、現世代のプロセッサを維持しながら、今後新しいディスプレイに置き換えることができます。また、複数のディスプレイが普及し、1つのソースから2つのディスプレイインターフェースに出力を拡張することが、これらのアプリケーションに対応するために重要な要件となっています。低解像度ディスプレイをインターフェースで接続する高帯域幅のアプリケーションプロセッサの場合、入力を複数のディスプレイに分配することによって帯域幅を低減することが可能です。ラティスの1:2 MIPI DSIディスプレイインターフェース帯域幅レデューサーIPはそのようなインターフェースの問題を解決できます。

特長

  • MIPI DSI互換レシーバーから2つのMIPI DSIトランスミッターにインターフェースで接続可能
  • 最大4.8Gb/sでMIPI DSI受信インターフェース対応
  • MIPI DSIインターフェースごとに4つデータレーンと1つのクロックレーン対応
  • D-PHY連続モードと非連続クロックモード対応
  • MIPI D-PHY v1.1およびMIPI DSI v1.1仕様に準拠

ブロックダイアグラム

Documentation

Quick Reference
TITLE NUMBER VERSION DATE FORMAT SIZE
1:2 MIPI DSI Display Interface Bandwidth Reducer IP
FPGA-IPUG-02028 1.1 5/10/2019 PDF 2.4 MB


CrossLinkのデザインリソース

開発キット&ボード

当社の開発キットとボードで設計プロセスの合理化

IP&リファレンスデザイン

プレテスト、再利用可能な機能を利用して設計の労力を軽減

アプリケーションノート


当社のFPGA、開発ボードのラインナップを最大活用する方法

ソフトウェア

使いやすい設計フローの完全版

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.