PCS Pipe IP コア

インテルはPCI Express (PCIe)アプリケーション用のPHYデバイスとメディア・アクセス(MAC)層間の標準インターフェースとして、PHY Interface for PCI Express (PIPE) を定義しました。PIPEインターフェイスは、PCI Express PHYデバイスとMAC層が個別の(すぐに入手できるPHYデバイスを用る)形態、或いは集積された形態の実装を許容しています。以下に示すPCI Express物理層の分割は、その柔軟性について図示しています。

Lattice PCS PIPE IP コアはコアは、如何なるエンドポイント・ソリューションにもPCI Express PHYデバイスの機能を提供し、これはインテルのPIPE Architecture Draftバージョン1.00 (PIPE Ver1.00)に準拠しています。PCS PIPE IPコアはSERDES/PCSを集積しているLatticeECP3LatticeECP2M FPGAを活用します。x1かx4レーンとのリンクに対応するためにLattice PCS Pipe IPコアを構成することができます。

特長

LatticeECP3 PCS PIPE IP コア(v4.0)

PIPE 部

  • PIPE Rev1.00仕様に完全準拠
  • 標準のPCI Express PHYインターフェイスは複数のIPソースを許容
  • PCI Expressデータの送受信インターフェイスは8ビット、または16ビットが選択可能
  • 送受信データのインターフェイス用データ保持レジスタ/FIFO
  • 複数のx1チャネル対応

SERDES/PCS 部

  • LatticeECP3デバイスのSERDESクワッド位置は選択可能
  • x1、複数のx1またはx4のPCI Express実装が選択可能
  • PCI Express x1モードではSERDESチャネルが選択可能
  • シリアル・ストリームからのクロック/データ再生
  • コンプライアンス・パターンを送信するためのディスパリティ直接制御
  • 8b10bエンコーダ/デコーダとエラー表示
  • レシーバ検出
  • 2.5GT/s 全二重レート/Ch

LatticeECP2M PCS PIPE IP コア(v3.3)

PIPE 部

  • PIPE Ver_1.00に完全準拠
  • 標準のPCI Express PHYインターフェイスで複数のIPソースを許容
  • PCI Expressデータの送受信インターフェイスは8ビットまたは16ビットが選択可能
  • 送受信データのインターフェイス用データ保持レジスタ/FIFO

SERDES/PCS 部

  • LatticeECP2M50とより大きいデバイスではSERDESクワッド位置が選択可能
  • x1またはx4のPCI Express実装が選択可能
  • PCI Express x1モードではSERDESチャネルが選択可能
  • シリアル・ストリームからのクロック/データ再生
  • コンプライアンス・パターンを送信するためのディスパリティ直接制御
  • 8b10bエンコーダ/デコーダとエラー表示
  • レシーバ検出
  • 2.5GT/s 全二重レート/Ch

Jump to

ブロック ダイアグラム

パフォーマンスとサイズ

LatticeECP31
構成 データ幅 アクティブ チャネル Quad SLICEs LUTs レジスタ EBRs fMAX (MHz)
x1 8 0 PCSB 117 105 172 - 263
x1 16 0 PCSB 132 125 192 - 177
x4 8 0-3 PCSB 312 315 475 - 256
x4 16 0-3 PCSB 395 491 558 - 155

1.パフォーマンスと使用率データと LFE-95E-7FN672CES デバイスを使って生成されるラティスDiamond 1.0とSynplify プロ D-2009.12 L 1 ソフトウェア。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeECP3 家族の内で別のデバイス密度や速度のグレードをターゲットします。

発注情報

IP バージョン: LatticeECP3: 4.1 LatticeECP2M: 3.3.

このIPの完全評価バージョンをダウンロードするには、IPエクスプレスのメイン・ウィンドウにあるラティスIPサーバへ行ってください。ダウンロードできる全てのラティス IPモジュールは、このタブ上でご覧になれます。

購入: 格子 PC パイプ IP コアは PCI Express IP コアのライセンスを無償で提供します。

ドキュメント

Quick Reference
Information Resources
TITLE NUMBER VERSION DATE FORMAT SIZE
LatticeECP2M PCS PIPE IP Core
IPUG77 1.0 3/18/2009 PDF 726.3 KB
LatticeECP3 PCS PIPE IP Core
IPUG83 1.2 7/14/2010 PDF 335.2 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
PCI Express Solutions Brochure
I0195 3.0 5/14/2010 PDF 1.8 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
IPexpress Quick Start Guide
8/5/2010 PDF 304.8 KB


Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.