PCIターゲット32ビット

IP ExpressラティスのPCI(Peripheral Component Interconnect)は遠隔通信、組込みシステム、高性能周辺カードとネットワーキングを含む様々なアプリケーションに使用されている広く認知されたバス標準です。

ラティスのPCIコアは今日の高性能なPCIアプリケーションのニーズにあう理想的なソリューションを提供します。これは完全に66MHzまでのスピード用PCIローカルバス仕様 rev.2.2に準拠します。PCIマスター/ターゲットコアはカスタマイズできる32ビットもしくは64ビットマスター/ターゲット・ソリューションを提供します。完全に同期化されたPCI-64/66マスター/ターゲット・コアは、マスター/ターゲットと統合されたPCIソリューションを提供する具体的な設計アプリケーションのギャップの橋渡しをします。PCIマスター/ターゲット・ソリューションはより速く製品市場投入となるよう設計者がPCI仕様よりアプリケーションに集中できるようにしました。

ラティスのPCIで提供される機能は32ビットPCI、64ビットPCI、32 ビット・ローカルバス、64ビット・ローカルバス、マスター/ターゲットとターゲット・アプリケーションをカバーする複数の構成中において可能です。このドキュメントには、64ビット動作と該当したときのみに適応するマスター動作の詳細が含まれています。このデータシートの付録では、どのデバイスに何のコアが有効なのかを明記しています。

特長

  • 32/64ビットPCIバス及び32/64ビットローカルバスを用意
  • マスター/ターゲット及びターゲット版を用意
  • PCI SIGローカルバス仕様、リビジョン2.2準拠
  • 64ビットアドレス・サポート
  • リスト・ポインタ・サポート
  • パリティ・エラー検出
  • 最大6個のベース・アドレス・レジスタ(BAR)と拡張ROM・BARサポート
  • 高速バック・ツー・バック・トランザクション・サポート
  • 待ち時間なしのステート・トランザクション・サポート
  • 特別なサイクル・トランザクション・サポート
  • カスタマイズ可能な構成スペース
  • 最高66MHzまでのPCI
  • 完全同期設計

Jump to

ブロック ダイアグラム

パフォーマンスとサイズ

LatticeECP31
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 483 706 470 - 48 33
32-ビット ターゲット 66 MHz 589 963 491 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LFE3-95EA-7FN1156CES デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeECP3 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeECP2M1
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 593 717 472 - 48 33
32-ビット ターゲット 66 MHz 606 972 493 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LFE2M-35E-6F672C デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeECP2M 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeECP21
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 593 717 472 - 48 33
32-ビット ターゲット 66 MHz 606 972 493 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LFE2-20E-6F672C デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeECP2 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeEC/P1
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 586 703 472 - 48 33
32-ビット ターゲット 66 MHz 606 966 493 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LFEC33E-5F672C デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeECP/EC 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeSC1
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 488 679 470 - 48 33
32-ビット ターゲット 66 MHz 618 990 493 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LFSC3GA25E-6F900C デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeSC 家族の内で別のデバイス密度や速度のグレードをターゲットします。

MachXO21
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 304 601 422 - 48 33

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LCMXO2-1200HC-6TG144CES デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは MACHXO2 家族の内で別のデバイス密度や速度のグレードをターゲットします。

MachXO1
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 359 703 472 - 48 33
32-ビット ターゲット 66 MHz 517 966 493 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LCMXO2280C-5FT324C デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは MACHXO 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeXP21
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs 外部端子 fMAX (MHz)
32-ビット ターゲット 33 MHz 588 709 470 - 48 33
32-ビット ターゲット 66 MHz 601 964 491 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LFXP2-17E-6F484C デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeXP2 家族の内で別のデバイス密度や速度のグレードをターゲットします。

LatticeXP1
バス幅 IPexpress モード SLICEs LUTs レジスタ sysMEM EBRs External
Pins
fMAX (MHz)
32-ビット ターゲット 33 MHz 586 703 472 - 48 33
32-ビット ターゲット 66 MHz 606 966 493 - 48 66

1. パフォーマンスと使用率データは、ラティスDiamond 1.0 ソフトウェアと、LFXP20C-5F484C デバイスを使用して生成されます。パフォーマンスが異なる場合があります別のソフトウェア バージョンを使用してまたは LatticeXP 家族の内で別のデバイス密度や速度のグレードをターゲットします。

発注情報

家族 バス幅 バス速度 パートナンバー
LatticeECP3 32-ビット 33MHz, 66MHz PCI-T32-E3-U6
LatticeECP2M 32-ビット 33MHz, 66MHz PCI-T32-PM-U6
LatticeECP2 32-ビット 33MHz, 66MHz PCI-T32-P2-U6
LatticeECP/EC 32-ビット 33MHz, 66MHz PCI-T32-E2-U6
LatticeSC 32-ビット 33MHz, 66MHz PCI-T32-SC-U6
MachXO2 32-ビット 33MHz PCI-T32-M2-U1
MachXO 32-ビット 33MHz PCI-T32-XO-U6
LatticeXP2 32-ビット 33MHz, 66MHz PCI-T32-X2-U6
LatticeXP 32-ビット 33MHz, 66MHz PCI-T32-XM-U6

IP バージョン: PCI Target 33MHz = 6.5, PCI Target 66MHz = 6.3.

このIPの完全な評価バージョンをダウンロードするには、IPexpressメイン・ウィンドウのラティスIPサーバ・タブへ行ってください。ダウンロード可能な全てのispLeverCORE IPモジュールがこのタブ上に表示されます。

IP コアを購入する方法を見つけるためにローカル格子営業所までご連絡ください。

ドキュメント

Quick Reference
Information Resources
Downloads
TITLE NUMBER VERSION DATE FORMAT SIZE
PCI IP Core User's Guide
PCI Core User Guide for LatticeSC, LatticeECP3, LatticeECP2/M, LatticeECP/EC, LatticeXP, Mach XO, and MachXO2
IPUG18 9.2 11/8/2010 PDF 4.6 MB
TITLE NUMBER VERSION DATE FORMAT SIZE
IP Module Evaluation Tutorial
8/1/2004 PDF 216.1 KB
TITLE NUMBER VERSION DATE FORMAT SIZE
Evaluation Package for 32 Bit PCI Master/Target for LatticeECP/EC - Configuration 1
8/1/2005 ZIP 605.8 KB
Evaluation Package for 32 Bit PCI Target for ORCA 4
12/1/2003 ZIP 676.5 KB
Evaluation Package for 32 Bit PCI Target for XP
5/1/2005 ZIP 554.5 KB
Evaluation Package for 32 Bit PCI Target for XPGA
11/1/2003 ZIP 1.5 MB
Evaluation Package for 32 Bit PCI Target for XPLD
1/1/2004 ZIP 1003.5 KB
Evaluation Package for PCI Target 32-bit / 33MHz for LatticeECP/EC
2/1/2005 ZIP 473.3 KB
Evaluation Package for PCI Target 32-bit / 33MHz for LatticeSC
2/21/2006 ZIP 435.2 KB
Evaluation Package for PCI Target 32-bit / 33MHz for MachXO
12/1/2005 ZIP 423.8 KB
Evaluation Package for PCI Target 32-bit / 66MHz for LatticeECP/EC
7/1/2005 ZIP 573.6 KB
Evaluation Package for PCI Target 32-bit / 66MHz for LatticeSC
2/21/2006 ZIP 619.3 KB
Evaluation Package for PCI Target 32-bit / 66MHz for MachXO
12/1/2005 ZIP 606.7 KB


Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.