Lattice Blog

Share:

信号集約が設計を簡素化します

When Less is More: How Signal Aggregation Can Simplify Your Design
Posted 02/28/2017 by Abdullah Raouf

Posted in

モバイル設計者になるのは簡単なことではありません。新しくて魅力的な機能が発見されたときはいつでも、その新しい要素を既存の“混雑した”設計に実装するか判断するのは彼らの手にかかっています。スマートフォンとオールウェイズオンの監視機能を例にみてみましょう。オールウェイズオンで、コンテクストアウェアに対応するために設計者が搭載する全てのセンサは常にアプリケーションプロセッサ(AP)にデータを送信し続けなくてはなりません。今日のインターフェース規格の普及を考えると、次世代のスマートフォンの設計者は、I2CもしくはI3C向けに2つの信号経路、SPI向けには最大4つ、 MIPI D-PHY CSI-2カメラ向けに20つの信号経路が必要になるかもしれません。したがって、異なるセンサからAPに伝送するために、結果的に1台のスマートフォンで40つの信号が必要になっても不思議ではありません。

さらに困ったことに、今日のスマートフォンにおけるプリント基板(PCB)は通常、2つに分かれています-1つがバッテリです。多くの場合で、設計者は柔軟なPCBを使い、低コストで2つの硬いPCBを繋げています。しかし、柔軟なPCBのその高レベルなEMIシールドとしてはあまり正確に知られていません。設計内のセンサが増加し、ケーブルを介して配線される信号が増えるにつれて、ボード上のレイアウトと信頼性を最大にすることがより困難になります。

Phone Breakdown

画像は iFixit.comより転載

性能を向上しながら、どのようにこれらのボードレイアウトを簡素化できるでしょうか?1つの方法は、APへの信号を集約するために新製品である iCE40 UltraPlus™ FPGAを含めラティスのiCE40ファミリの組込み機能を使うことです。最大8つのDSPブロックとRAMの1 Mbを備えたモバイルFPGAは信号集約だけでなく、処理、計算、センサデータからの結果の保存も可能です。オンチップのDSPリソースは異種分散処理(DHP)の利用を増加させ、繰り返し大量なデータ処理を行い、AP上の計算負荷を最小化することができます。<35μAの静的電力で動作するFPGAの能力は、設計者が今日のモバイル機器における厳しい消費電力のニーズを満たすために役立ちます。

すぐにはわからないかもしれませんが、同じFPGAを使ってボードレイアウトを簡素化する方法があります。しかし、これらのコンパクトで低消費電力のデバイスを各センサの隣に搭載することで、PCB設計者はデバイスのセンサからの複数信号をシンプルな1ピンまたは2ピンの差動インタフェースに集約できます。信号経路が少なくなればなるほど、設計者がルールを遵守してレイアウトすることが容易になります。

この目標を達成するための鍵は、各FPGAの柔軟なI/Oです。AP上の固定I/Oとは違い、各FPGA上のI/Oは再プログラムが可能です。したがって、AP上のI3CインターフェイスとFPGA上のI3Cインターフェイスの位置が揃っていない場合、設計者は配線距離を最小限に抑えてボードレイアウトを簡素化するため、FPGA上のインターフェイスを別のピンへと簡単に再プログラムできます。

レイアウトエンジニアにとって、これは理想的なソリューションです。あなたはもうAPの固定されたピンに制限されることはありません。インターフェースを移動させる必要があるときは、FPGA上の他の場所へとただ再プログラムすればいいのです。そうすることで、ボードレイアウトを最適化できるだけでなく、処理タスクを分散するためのFPGAの処理リソースが増加し、システムの応答時間を加速し、電力効率を改良できます。

Share:

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.