Lattice Blog

Share:

最適な電力管理アーキテクチャの探索

The Quest for the Optimal Power Management Architecture
Posted 07/19/2016 by Shyam Chandra

Posted in

「完璧は手に入れることができない。しかし、完璧を追い求めるなら、卓越は手に入れることができる」ーVince Lombardi

消費者の新しい技術に対する欲求は飽くなきものです。この要望に応えるために、エンジニアは常に物をより小さく、より速く、より安く、そしてより良くするために努力しています。サイズが小さくなり複雑さが増すにつれ、長い間活用されてきた技術はもはや私たちのニーズを満たさないことがわかります。私たちも設計と共に進化しなければなりません。

昨今の回路ボード(CB)は前世代よりもかなり複雑で、ボードレベルの設計方法論の能力に負担になっています。これが顕著な分野は電力管理アーキテクチャです。すでに一般的に使用されている方法はいくつかありますが、それぞれの設計上の複雑さが増すにつれて、不適切になるというトレードオフがあります。

このニーズに応えるため、当社ははるかに少ない設計と実装コストで、最高の性能、安全性、および柔軟性を提供できる新しい電力管理アーキテクチャを開発しました。この新しい電力管理アーキテクチャーを紹介する前に、このブログシリーズの最初の記事で、既存の設計の長所と短所について探ります。

ペイロード vs. ハードウェア管理

最新の回路ボードは通常2つの機能ブロックに分かれています:ペイロード管理とハードウェア管理です。大半のボードで、80-90%の回路ボードがペイロード機能専用です(データ/制御プレーン要素もしくはプロセッサ)。残りの10-20%は回路のために使われ、ハードウェアレベルの監視、制御、温度や電力管理を含むハウスキーピング機能を実行します。

電力管理(PM)はハードウェア管理の中心部分を占めています。システムの電源オンオフ時に、規定の制限内で各電源供給を実行し、その「有効化」シーケンスを決定するためです。また、エラーやリセット時に電源を適切にシーケンスする責任もあります。温度管理では、ボード上のICが許容温度範囲内で動作することを保証します。ハードウェア管理セクションの残りの部分は、システム/サブシステムのリセット、JTAGチェーン管理、I2C通信、ロジックレベル変換、インターフェイスブリッジング、およびその他のボードレベル制御タスクを含む、さまざまなハウスキーピング機能を実行します。

残念ながら、既存のほとんどのハードウェア管理アーキテクチャでは、複雑さを増す現代のペイロードに対処するための拡張が困難であり、コストがかかります。今日、ハードウェア管理は回路の中で不釣り合いな割合を占めることがよくあります。この部分は通常ボードの10〜20%しか占めていませんが、その設計/デバッグ作業は全体の開発時間の30〜40%を費やします。

電力管理コンポーネント

ほとんどの配電ネットワークは3つの異なるクラスのDC-DCコンバータを使用した階層型または階層型アプローチを採用しています:

  1. 入力電源は、ボードの入力電源電圧をメインボードのレール電圧に変換し、それがボードの他のDC-DCコンバータで使用されます。
  2. ボード共有電源は、2つ以上のペイロードデバイス(ASIC、SOC、CPUなど)間で共有される電圧を生成します。
  3. デバイス電源は個々のペイロードデバイスに電力を供給するために独占的に使用されます。

ボードレベルでは、電力管理部分は、回路ボードのペイロードコンポーネントに電力を供給するために使用される入力電源とDC-DCコンバータが安全値内にあるときにだけICが動作しなければいけません。そのためには、回路ボードの電力管理部分は、以下の4つのクラスの重要機能が必要です:

  1. 『パワーグッド』の監視-ボードが正常に動作している間、すべての電源電圧が安全な範囲内であることを確認します。過剰電圧や電圧不足エラーを確認します。エラーを検出されると、「リセット」信号や「電力OK」信号の起動などの一時停止アクションを起こすか、電源オフシーケンスを開始します。
  2. 電源オンオフ管理シーケンシング-ロジックエラーや回路エラーを防ぐために特定の順序でDC-DCコンバータのオンオフをします
  3. 管理信号の送信-ペイロードデバイス向けの電力関連の制御信号(リセット、電力OKなど)を生成し、ペイロードデバイスが動作を開始できるか確認します。電源オンのシーケンス後、または電源オフシーケンス前にそれらの動作を終了します。
  4. テレメトリまたは電力と電流値の測定-通常の動作中、一部のボードは一部または全部のDC-DCコンバータの電圧測定を行う必要があります。

電源シーケンスは、時間ベースまたはイベントベースになります。時間ベースのシーケンスシステムでは、管理回路は、ロジックエラーやICの損傷を防ぐために、必要に応じて事前に定義されたレイテンシで固定シーケンスによって電源を投入します。一方で、イベントベースのソリューションでは、さまざまなエラーに応じたサポートを提供できます。また、さまざまなレベルのエラーに対して、パワーダウンシーケンスも可能です。イベントベースのシーケンス制御により、設計者は最新のデバイス供給要件を満たすことができます。多くの場合、イベントベースのシーケンスは、大規模なSoCおよびFPGAへの損傷を防ぐために必須です。

その結果、設計者は一般に、アルゴリズムを使用して電力管理機能を実装できる構成を使います。その一般的な構成の1つは、PLDまたは制御PLDです。制御PLDは、マクロセルベースのPLD、CPLD、または小型のFPGAです。

次の記事では電力管理機能用に制御PLDを使用した最初のアーキテクチャを紹介します。

当社の電力管理製品または開発キットとボードはこちらのリンクをご参照ください。

Share:

Like most websites, we use cookies and similar technologies to enhance your user experience. We also allow third parties to place cookies on our website. By continuing to use this website you consent to the use of cookies as described in our Cookie Policy.